鎖存器加固設計與應用.pdf

1、深亞微米CMOS電路對外部輻射現(xiàn)象很敏感，有可能導致軟錯誤的發(fā)生。因此，研究抗軟錯誤的電路設計具有實際意義。由宇宙中粒子輻射引起的軟錯誤通常有三類，包括單粒子翻轉 SEU(single event upset)，單粒子瞬態(tài) SET(single event transient)，單粒子閉鎖 SEL(single event latch-up)。然而傳統(tǒng)的容錯方法在功耗、面積和性能等方面耗費大量的成本，故存儲單元的低功耗加固設計（如鎖存器

2、和存儲器）越來越重要。
　　本文采用SMIC90nm工藝實現(xiàn)了四個高性能加固CMOS鎖存器，這幾種電路都是基于施密特觸發(fā)器的延遲作用而設計的不同結構。采用Hspice模擬仿真測算各加固鎖存器的關鍵參數(shù)，包括臨界電荷量，功耗，面積估算等。并介紹一種綜合性能參數(shù)QPAR值來統(tǒng)一衡量各鎖存器的綜合性能；通過與現(xiàn)有的加固鎖存器結構進行對比分析，四種加固鎖存器對作用于內部或者外部節(jié)點的瞬時錯誤TFs不敏感，且不依賴于晶體管尺寸。而其中第四種