數字邏輯課程設計---多功能數字鐘

1、<p>　　數字邏輯電路課程設計報告</p><p><b>　　——多功能數字鐘</b></p><p>　　數字邏輯電路課程設計報告</p><p><b>　　——多功能數字鐘</b></p><p><b>　　設計任務與要求</b></p>&

2、lt;p>　　擁有正常的時·分·秒功能。</p><p>　　能利用實驗板上的按鍵實現校時·校分·及清零功能。</p><p>　　能利用實驗板上的揚聲器做整點報時。</p><p><b>　　鬧鐘功能。</b></p><p>　　在MAXPLUS2中采用層次化設計方法進

3、行設計。</p><p>　　完場全部電路設計后在實驗板上下裝，驗證設計課題的正確性。</p><p>　　多功能數字鐘的總體設計框圖</p><p><b>　　3.設計方案</b></p><p>　　根據總體設計框圖，可以將整個系統(tǒng)分為6個模塊來實現，分別是計時模塊·校時模塊·整點報時模塊

4、83;分頻模塊·動態(tài)顯示模塊及鬧鐘模塊。</p><p><b>　　計時模塊</b></p><p>　　該模塊的設計相對簡單，使用一個二十四進制和兩個六十進制計數器級聯(lián)，構成數字鐘的基本框架。二十四進制計數器用于計時，六十進制計數器用于計分與計秒。只要給秒計數器一個1HZ的時鐘脈沖，則可以進行正常的計時。分計數器以秒計數器的進位作為計數脈沖，小時計數器以

5、分計數器的進位作為計數脈沖。</p><p><b>　　二十四進制原理圖</b></p><p><b>　　生成的器件圖</b></p><p>　　六十進制計數器原理圖</p><p><b>　　生成的器件圖</b></p><p><b&

6、gt;　　校時模塊</b></p><p>　　校時模塊設計要求實現校時·校分以及秒清零的功能。</p><p>　　按下校時鍵，小時計數器迅速遞增以調至所需的小時位。</p><p>　　按下校分鍵，分計數器迅速遞增以調至所需要的分位。</p><p>　　按下清零鍵將秒計數器清零。</p><p&

7、gt;　　可以選擇實驗板上的三個脈沖按鍵進行鎖定。</p><p>　　對此模板的設計，有三個需要注意的問題：</p><p>　　在校分時，分計數器的計數不應對小時產生影響，因而需要屏蔽此時分計數器的進位信號以防止小時計數器計數。</p><p>　　按鍵“抖動”的消除。</p><p>　　所謂“抖動”是指一次按鍵時的彈跳現象，通常實驗板

8、中按鍵所用的開關為機械彈性開關，由于機械觸點的彈性作用，按鍵開關在閉合時并不能馬上接通，而斷開時也不能馬上斷開，使得閉合及斷開的瞬間伴隨一系列的電壓抖動，從而導致本來一次按鍵，希望計數一次，結果因為抖動計數多次，且次數隨機，這樣嚴重影響了時間的校對。</p><p>　　消除抖動較為簡單的方法是利用觸發(fā)器，比如可以使用D觸發(fā)器進行消抖，原因在于，D觸發(fā)器邊沿觸發(fā)，則在除去時鐘邊沿到來前一瞬間之外的絕大部分時間都不

9、能輸入，自然消除了抖動。</p><p>　　計時采用1HZ的脈沖驅動計數器計數，而校對時間時應選用相對頻率較高的信號計數器已達到快速校對時間的目的。這兩種計數脈沖之間需要進行選擇切換。兩種脈沖信號用二路選擇器進行選擇，選擇條件為是否按鍵。</p><p>　　計時與校時模塊的原理圖：</p><p><b>　　整點報時模塊</b></

10、p><p>　　該模塊的功能要求是：計時到59分50秒時，每隔兩秒一次低音報時，整點時進行高音報時，可以將報時信號接到實驗板上的揚聲器輸出。而以不同頻率的脈沖信號區(qū)分低音和高音報時。比如此時可以用500HZ信號進行低音報時，用1KHZ作為高音報時信號。</p><p>　　此時報時的條件是計數器計數至所要求的時間點，因而需要實現一個比較模塊，將分計數器和秒計數器的輸出連接比較模塊輸入端完成比較

11、過程</p><p>　　報時模塊的VHDL描述：</p><p>　　報時模塊的生成器件圖：</p><p><b>　　分頻模塊</b></p><p>　　本模塊中需要用到多種不同頻率的脈沖信號，上至高音報時信號，下至1KHZ的計秒脈沖。所有這些脈沖信號均可以通過一個基準頻率分頻器生產 ?；鶞暑l率分頻器就是一個進制

12、很大的計數器，利用計數器的分頻動能，從而不同的輸出位得到不同的脈沖信號。</p><p>　　分頻器的生成器件圖：</p><p>　　分頻模塊實現的原理圖</p><p><b>　　動態(tài)顯示模塊</b></p><p>　　時間的顯示需要用到6個數碼管，如果實驗板上有可用的靜態(tài)數碼管有6個或者6個以上，則很容易實現顯

13、示，只需要將小時高位到秒低位共6組輸出按順序鎖定到6個數碼管上即可。但如果資源不足，則無法完整顯示6位時間。在這種情況下，需要采用動態(tài)掃描的方式實現時間的顯示。</p><p>　　在動態(tài)掃描下，所用的數碼管對應同一組七段碼，每一個數碼管有一個選擇端控制點亮或者熄滅，如果全部點亮，則都顯示相同的數字，如要實現6位不同時間的顯示，則可以利用人的視覺缺陷。</p><p>　　具體來講，可以在

14、6個不同的時間段分別將每組時間經過七段譯碼后輸出到6個數碼管，當某一組時間的七段碼到達時，只點亮對應位置上的數碼管，顯示相應的數字；下一組循環(huán)將相鄰一組時間的七段碼送至數碼管，同樣只點亮相應位置的數碼管，6次一循環(huán)，形成一個掃描序列。只要掃描頻率超過人眼的視覺暫留頻率（24HZ），就可以達到點亮單個數碼管，卻能享有6個同時顯示的視覺效果，人眼辨別不出來差別，而且掃描頻率越高，顯示的越穩(wěn)定。</p><p>　　動

15、態(tài)顯示模塊生成器件圖：</p><p>　　動態(tài)顯示模塊VHDL描述：</p><p>　　無鬧鐘的數字鐘原理圖：</p><p><b>　　鬧鐘模塊</b></p><p>　　鬧鐘模塊要求數字鐘計時到任意所設定的時間均能驅動揚聲器報時。該模塊的設計應考慮到以下幾個問題。</p><p>　　

16、設定的鬧鐘的時間應使用新的計數器進行儲存，與正常的計數器互不干擾。</p><p>　　新二十四進制計數器原理圖：</p><p>　　新六十進制計數器原理圖：</p><p>　　與正常的計時狀態(tài)的顯示切換?？梢栽O定一個按鍵，用于選擇是將計時時間還是鬧鐘時間顯示到動態(tài)顯示模塊上。</p><p>　　新的動態(tài)顯示模塊VHDL描述：</

17、p><p>　　新的動態(tài)顯示模塊生成器件圖：</p><p>　　應實現一個比較模塊，當計時到與鬧鐘時間相等時，則驅動揚聲器鳴叫。</p><p>　　比較模塊的VHDL描述：</p><p>　　比較模塊生成器件圖：</p><p>　　鬧鐘響聲應限定在一分鐘中內，且 在這段時間內應隨時可以通過按鍵取消鬧時狀態(tài)。<

18、/p><p>　　（7）將上述6個功能模塊分別加以實現，連接成如圖所示的頂層原理圖，編譯后鎖定管腳下載驗證結果。</p><p>　　多功能數字時鐘完整原理圖：</p><p>　　數字邏輯電路課程設計總結</p><p>　　通過半年的理論知識學習，對數字邏輯電路這門課程有了基本的了解，并學到一些知識。但是并沒有很深入的研究，更沒有思考過如何去

19、運用所學的知識，所以平時的學習中總有一些馬馬虎虎。不過有了數邏的課程設計，見到那么先進的儀器，并自己能做一些簡單的操作，感覺自己這樣才像一個大學生，心中有一種自豪感，成就感。在做課程設計的過程中，對課本上的知識有了更加深入的了解，自己哪里不會，就積極主動的去看，去思考，發(fā)現原來這門課還是很有趣，有用的。有時間真希望把電子密碼鎖也做了。另外，在做的過程中，出現了很多錯誤，多于這些錯誤，分析出錯的原因，找出錯誤，并改掉，這種思維模式對以后的