并行數(shù)據(jù)采集模塊研制.pdf

1、經(jīng)過幾十年的發(fā)展，并行數(shù)據(jù)處理技術(shù)與人工智能等前沿科技產(chǎn)生了十分緊密的聯(lián)系，已經(jīng)成為計(jì)算機(jī)與測試測量領(lǐng)域的重要研究內(nèi)容，作為并行數(shù)據(jù)處理的基礎(chǔ)技術(shù)，并行數(shù)據(jù)采集在震動(dòng)、壓力測試，醫(yī)用、醫(yī)療儀器，電能質(zhì)量測試等方面獲得了廣泛應(yīng)用，并朝著高分辨率和高采樣速率的方向持續(xù)發(fā)展。為得到一種通用的并行數(shù)據(jù)采集實(shí)驗(yàn)平臺(tái)，本文在研究理解相關(guān)知識(shí)的基礎(chǔ)上設(shè)計(jì)了一款并行數(shù)據(jù)采集模塊，全文的主要工作內(nèi)容如下：
　　針對并行數(shù)據(jù)采集系統(tǒng)的各項(xiàng)技術(shù)指標(biāo)，對

2、系統(tǒng)功能進(jìn)行了詳盡的需求分析，制定了總體設(shè)計(jì)方案。采用中端FPGA處理器作為核心控制器，以多通道高分辨率的Delta-Sigma A/D轉(zhuǎn)換器作為數(shù)據(jù)采集芯片，采用DDR II存儲(chǔ)顆粒作為數(shù)據(jù)緩存器件，采用CY7C68013作為USB接口芯片，對各接口電路和時(shí)鐘電路、復(fù)位電路等輔助電路進(jìn)行了設(shè)計(jì)和說明，完成了硬件平臺(tái)的制作。在硬件電路研制中，采用了基于Cadence軟件的設(shè)計(jì)流程，利用FSP插件對FPGA器件進(jìn)行了引腳分配優(yōu)化，繪制了易

3、于修改的原理圖和PCB板圖，得到了光繪文件，提高了系統(tǒng)的可重用性，最終完成了制板和硬件調(diào)試。
　　在硬件邏輯研制過程中，采用了基于IP核的片上系統(tǒng)設(shè)計(jì)方法，充分利用了Quartus軟件平臺(tái)的各項(xiàng)功能，在深入理解各器件功能和時(shí)序特征的基礎(chǔ)上設(shè)計(jì)了自定義的數(shù)據(jù)采樣和數(shù)據(jù)通信IP核，配置了DDR II存儲(chǔ)器IP核，增大了模塊功能的靈活性。隨后搭建了基于Qsys和NIOS處理器軟核的片上系統(tǒng)，并對系統(tǒng)的邏輯功能進(jìn)行了仿真驗(yàn)證。在軟件設(shè)計(jì)中