TD-LTE射頻一致性測試儀中高速數(shù)據(jù)傳輸?shù)难芯颗c應(yīng)用.pdf

1、本文所研究的內(nèi)容均為作者在國家科技重大專項“TD-LTE射頻一致性測試儀表”中所承擔(dān)的相關(guān)研發(fā)工作。測試作為無線通信產(chǎn)業(yè)鏈中的重要一環(huán)，在TD-LTE的發(fā)展過程中發(fā)揮著關(guān)鍵的作用。針對TD-LTE終端和基站測試需求，進(jìn)行的TD-LTE射頻一致性測試儀表的研發(fā)，將會推動我國擁有民族知識產(chǎn)權(quán)的TD-SCDMA通信標(biāo)準(zhǔn)的演進(jìn)和TD-LTE的商用。
　　 本文在此背景下，針對該項目基帶板中高速數(shù)據(jù)傳輸?shù)男枨?，為解決多芯片協(xié)同處理而展開的

2、需求分析、方案選擇、理論研究、設(shè)計實現(xiàn)、功能仿真、系統(tǒng)驗證和項目應(yīng)用的研究具有重大意義。論文的主要內(nèi)容如下:
　　 首先，本文在對TD-LTE射頻一致性測試系統(tǒng)整體方案有一定程度理解的基礎(chǔ)上，分析出基于ARM+DSP+FPGA架構(gòu)的基帶板中高速數(shù)據(jù)傳輸?shù)男枨?，對各芯片所支持的接口和傳輸協(xié)議進(jìn)行技術(shù)對比，選擇出具有高速、先進(jìn)、易實現(xiàn)的接口和傳輸協(xié)議，完成芯片間數(shù)據(jù)傳輸方案的選擇。
　　 其次，基于FPGA芯片在基帶板中完成

3、特定功能的需求，從芯片間和芯片內(nèi)兩個部分進(jìn)行高速數(shù)據(jù)傳輸?shù)睦碚撗芯俊Ｔ谛酒g部分，主要介紹了用于DSP與FPGA間數(shù)據(jù)高速傳輸?shù)耐獠看鎯ζ鹘涌诤痛蠷apid IO傳輸協(xié)議;用于FPGA與FPGA間數(shù)據(jù)高速傳輸?shù)募忍卮蠭O技術(shù);用于FPGA與PC機間數(shù)據(jù)高速傳輸?shù)那д拙W(wǎng)技術(shù)。在芯片內(nèi)部分，主要介紹了用于解決芯片資源有限，采用的DDR2 SDRAM高速轉(zhuǎn)存技術(shù);用于解決芯片內(nèi)各模塊跨時鐘域和位寬不匹配等問題，采用的異步FIFO緩存技術(shù)