高壓SOI器件耐壓模型與槽型新結構.pdf

1、SOI（Silicon On Insulator）高壓集成電路因其高速、低漏電、易隔離、抗輻照等優(yōu)勢得到了廣泛的應用，并已成為功率集成電路（Power Integrated Circuit, PIC）重要的發(fā)展方向。作為SOI高壓集成電路中的核心器件，常規(guī)SOI LDMOS（Lateral Double-diffused MOSFET）擊穿電壓和比導通電阻的矛盾關系限制其在大功率領域的應用。RESURF技術是提高耐壓并緩解BV~Ron矛

2、盾關系的典型技術，經歷了SR（Single RESURF）、DR（Double RESURF）、TR（Triple RESURF）技術的發(fā)展歷程。然而，已有文獻側重研究器件的表面電場，缺乏對器件縱向電場的理論深入分析。同時，對體硅TR LDMOS的模型也過于簡單，并未指出P型埋層的深度、厚度以及摻雜濃度對器件特性的影響，關于SOI TR LDMOS的器件結構以及耐壓模型也未見報道。另一方面，國際上提出槽型 LDMOS結構以縮短器件的橫向

3、尺寸并進一步降低比導通電阻。然而目前缺乏針對該類結構的理論研究，特別是槽區(qū)寬度、深度和介電系數對電場分布、耐壓特性以及導通電阻的影響亟待研究。
　　本文圍繞SOI LDMOS的耐壓問題，從耐壓機理、器件結構以及耐壓解析模型三個方面展開研究。提出了兩類模型和一個新結構，即：提出高壓SOI器件TR耐壓模型并統(tǒng)一了SOI及體硅RESURF條件；同時，提出槽型SOI LDMOS耐壓解析模型，給出了設計槽區(qū)深度、寬度以及介電系數的普適方法，

4、并對槽型 SOI LDMOS進行了實驗；提出高壓SOI變k介質槽型LDMOS新結構，在常規(guī)槽型LDMOS的基礎上，進一步優(yōu)化了擊穿電壓和比導通電阻的矛盾關系。
　　1.提出高壓SOI器件TR耐壓解析模型。
　　本文提出高壓SOI器件TR耐壓模型。該模型考慮了 P型埋層對器件電場的調制作用，獲得了其表面電場以及縱向電場的解析式，并根據優(yōu)化表面電場條件以及優(yōu)化縱向電場條件獲得了其RESURF判據以及縱向擊穿電壓表達式。研究了SO

5、I TR LDMOS的P型埋層深度、厚度以及摻雜濃度對器件耐壓特性及導通電阻的影響，當P型埋層厚度較薄且位于漂移區(qū)中部時更優(yōu)，由此得到簡化的SOI TR條件。相對于SOI SRLDMOS，TR LDMOS可在相同擊穿電壓下降低50％的比導通電阻。在TR模型的基礎上，建立高壓SOI器件MR（Multi-RESURF）耐壓模型。MR LDMOS可在TRLDMOS基礎上進一步降低比導通電阻，但需犧牲一定的擊穿電壓為代價。基于硅柵自對準CMOS

6、工藝，在頂層硅厚度3.5μm，埋氧層厚度1μm的SOI材料上研制出擊穿電壓為150V的SOI TR LDMOS器件。
　　2.統(tǒng)一了SOI及體硅LDMOS的RESURF條件。
　　對SOI TR耐壓模型進行推廣，統(tǒng)一了SOI及體硅LDMOS的RESURF條件，進一步完善了RESURF理論。獲得了SOI SR、DR、TR LDMOS的表面及縱向電場解析式，并由此得到SOI LDMOS統(tǒng)一的RESURF條件及縱向擊穿電壓表達式。

7、統(tǒng)一的RESURF條件揭示了體硅及SOI LDMOS的區(qū)別和聯系，并指導橫向高壓器件的設計。
　　3.提出高壓SOI槽型LDMOS耐壓模型和普適的槽區(qū)設計方法。
　　槽型 LDMOS的槽型區(qū)域沿縱向折疊漂移區(qū)，縮短器件的橫向長度，進一步降低比導通電阻。通過求解二維泊松方程以及拉普拉斯方程，獲得了槽型 SOI LDMOS表面電場解析式和RESURF判據。研究了槽型SOI LDMOS槽區(qū)寬度、深度、漂移區(qū)厚度及埋氧層厚度對器件耐

8、壓特性和導通電阻的影響。槽型 SOI LDMOS的擊穿電壓取決于三個耐壓的最小值，且三者值相等時最優(yōu)：槽區(qū)橫向耐壓；折疊漂移區(qū)耐壓；漂移區(qū)和埋氧層共同承擔的縱向電壓。采用SDB工藝制備了SOI材料，并在頂層硅厚度5μm，埋氧層厚度1μm的SOI材料上研制出擊穿電壓170V~190V的SOI槽型LDMOS。本文還研究了槽型LDMOS槽區(qū)介電系數對器件特性的影響，提出普適的介質槽區(qū)設計方法，即：深而窄的槽適合用低介電系數材料填充，淺而寬的槽