基于BLMS數(shù)字校準技術(shù)的低功耗流水線ADC設(shè)計.pdf

1、作為模擬世界與數(shù)字世界之間的橋梁，模數(shù)轉(zhuǎn)換器（ADC）廣泛應(yīng)用于無線通信，生物醫(yī)療，消費電子等領(lǐng)域。隨著CMOS工藝的不斷發(fā)展，數(shù)字信號處理技術(shù)取得了長足的進步。數(shù)字校準技術(shù)的出現(xiàn)，使得模數(shù)轉(zhuǎn)換器能夠?qū)崿F(xiàn)更小的功耗以及更高的精度。而在眾多模數(shù)轉(zhuǎn)換器結(jié)構(gòu)中，流水線ADC能夠在速度和精度之間取得較好的折衷以及可以與數(shù)字校準技術(shù)良好結(jié)合的特點使其成為了國內(nèi)外的研究熱點。
　　本設(shè)計中流水線ADC采用每級1.5位的流水線結(jié)構(gòu)，能夠較好地容

2、忍比較器的失調(diào)誤差。同時采用電容逐級減小技術(shù)以降低流水線ADC整體功耗。去掉傳統(tǒng)流水線ADC中的前端采樣保持電路，引入通過匹配流水線ADC第一級乘法型數(shù)模轉(zhuǎn)換器（MDAC）和子模數(shù)轉(zhuǎn)換器（SADC）信號通路時間常數(shù)實現(xiàn)較高采樣精度的采樣網(wǎng)絡(luò)。為了結(jié)合 BLMS數(shù)字校準技術(shù)，MDAC采用電荷轉(zhuǎn)移式結(jié)構(gòu)。采樣開關(guān)采用柵壓自舉結(jié)構(gòu)，實現(xiàn)了更高的線性度和更小的導通電阻。兩級結(jié)構(gòu)的運放能夠使運放的輸出擺幅最大化，該運放開環(huán)增益僅為33dB，從而降

3、低了運放的設(shè)計難度，進一步降低了流水線ADC的功耗。帶溫度補償?shù)暮愣鐚秒娐纺軌虮ＷC在不同PVT條件下晶體管跨導的穩(wěn)定性。
　　該流水線ADC采用0.13μm1.2V1P8M CMOS工藝實現(xiàn)。其整體版圖尺寸為4.7mm×4.3mm，芯片總功耗為480mW。其中模擬部分版圖面積為11.6mm2，功耗為380mW。仿真結(jié)果表明，在200MHz的采樣頻率下，對于頻率為3.13MHz和83.13 MHz的正弦輸入信號，校準前的信噪失