UHF RFID讀寫器芯片接收鏈路模擬基帶電路設(shè)計(jì).pdf

1、隨著物聯(lián)網(wǎng)的興起和發(fā)展，射頻識(shí)別作為物聯(lián)網(wǎng)的底層基石，在物流管理，倉儲(chǔ)管理及IC卡等領(lǐng)域得到越來越多的發(fā)展。開發(fā)高集成度的單芯片讀寫芯片具有重要意義。目前低頻射頻識(shí)別（頻率125KHz）和高頻射頻識(shí)別(頻率13.56MHz)已經(jīng)得到了成熟應(yīng)用。工作在860-960MHz的UHF RFID技術(shù)正處于迅速發(fā)展、應(yīng)用的階段，包括安捷倫、英頻杰在內(nèi)的眾多國外著名公司已成功對(duì)UHF RFID讀寫器芯片進(jìn)行流片。為迎合市場需求及發(fā)展需要，國內(nèi)許多芯

2、片研究機(jī)構(gòu)也在加快對(duì)超高頻RFID讀寫器芯片的研究。
　　UHF RFID讀寫器的接收鏈路中的關(guān)鍵模塊包括低噪聲放大器，混頻器，濾波器，可編程放大器(PGA)，ADC。本文主要設(shè)計(jì)了PGA和Σ-ΔADC，做了下面的工作：
　?。?）先分析各種PGA的實(shí)現(xiàn)方式，列出各種結(jié)構(gòu)的優(yōu)缺點(diǎn)和實(shí)現(xiàn)難易程度，然后用matlab進(jìn)行PGA的行為仿真；設(shè)計(jì)PGA的電阻陣列，實(shí)現(xiàn)3dB的增益步進(jìn)，仿真PGA的放大器的線性度和噪聲指標(biāo)。用TSMC

3、0.18μm CMOS工藝設(shè)計(jì)PGA的電路。
　?。?）研究各階Σ-Δ調(diào)制器的性能，并且結(jié)合芯片系統(tǒng)設(shè)計(jì)時(shí)候給出的對(duì)Σ-ΔADC的要求，選擇了合理的Σ-Δ調(diào)制器結(jié)構(gòu)，最終確定了MASH2-2結(jié)構(gòu)。并且用simulink建立調(diào)制器的模型，并且用這個(gè)模型指導(dǎo)電路設(shè)計(jì)。
　　（3）設(shè)計(jì)帶隙基準(zhǔn)電路，基準(zhǔn)電路采用BiCMOS來實(shí)現(xiàn)，利用BJT固有的特性，實(shí)現(xiàn)了在-40℃到80℃的溫度范圍內(nèi)，溫度系數(shù)最好5ppm/℃的性能。設(shè)計(jì)電路中

4、的Σ-ΔADC需要的基準(zhǔn)電平和PGA電路和ADC電路需要的供電電源。
　　(4)根據(jù)設(shè)計(jì)的Σ-Δ調(diào)制器結(jié)構(gòu)，采用TSMC0.18μm CMOS工藝設(shè)計(jì)調(diào)制器電路，包括兩相不交疊時(shí)鐘的設(shè)計(jì)，積分器的理論分析和設(shè)計(jì)，鎖存型比較器的設(shè)計(jì)，最總給出了整個(gè)調(diào)制器的輸出結(jié)果，并對(duì)結(jié)果進(jìn)行了性能分析。
　　本設(shè)計(jì)主要針對(duì)的是UHF RFID讀寫器芯片中接收鏈路的模擬基帶電路，完成芯片模塊中的PGA和ADC兩個(gè)主要模塊及這兩個(gè)模塊外圍電路的