室溫條件下單電子晶體管研究.pdf

1、相比于傳統(tǒng)的CMOS電路，單電子晶體管(single electron transistor, SET)電路具有小尺寸和低功耗等優(yōu)點。當前工藝下制備出來的SET已經能在室溫下正常工作，同時，在制備工藝上，SET逐漸與CMOS兼容，更進一步推進了SETMOS混合邏輯向實用化趨近。因此，本文分析研究了在室溫條件下SET的新特性，基于SETMOS混合結構設計了類偽NMOS邏輯和可重構邏輯等，主要創(chuàng)新工作體現(xiàn)在：
　　1.改進了SET的電

2、導分析模型，并基于改進了的電導分析模型對其電導特性進行了初步分析。基于此模型，我們對柵－源、源－漏的電導特性進行了驗證，其結果與SET的I-V特性如庫侖振蕩、庫侖阻塞和庫侖臺階等完全相符。特別地，通過分析證明，該模型適用于0K< T≤300K下的SET。此外，我們還利用該電導分析模型對SET負微分電導進行了驗證和初步分析。
　　2.提出了能量量子化條件下的SET分析模型，并對該模型進行了驗證。從正則理論出發(fā)，計算出室溫條件下SET

3、的臨界尺寸：存儲器件為6.9nm，邏輯器件為1.7nm；計算出SET室溫下發(fā)生能量量子化效應的臨界尺寸：2.3nm?？紤]到能量量子化帶來的副作用，從室溫下能正常工作的SET的制備已取得的成果中對避免能量量子化效應提出了解決辦法：SETMOS混合邏輯。
　　3.設計了基于SETMOS混合結構的類偽NMOS邏輯。從偽NMOS邏輯出發(fā)，我們提出了基于SETMOS混合結構的類偽NMOS邏輯，給出了它的一般結構，并通過仿真驗證了具有代表性的

4、3輸入混合下拉網絡類偽NMOS邏輯?；陬悅蜰MOS邏輯，我們設計了NAND門，NOR門以及n輸入混合PDN門，對上述邏輯門的功能、功耗、延遲、面積和電壓擺幅等功能性能問題進行了研究，并與利用CMOS邏輯和純SET邏輯實現(xiàn)上述功能門在各個方面進行詳實的比較。我們對類偽NMOS邏輯的多級電路以及多扇出電路的驅動能力進行了研究，結果顯示類偽NMOS邏輯的驅動能力與預測一致，并能夠保持電壓擺幅的恒定以及功耗的相對穩(wěn)定。對類偽NMOS邏輯中的n

5、輸入邏輯門，只要1個PMOS、1個NMOS、n個SET就能實現(xiàn)其功能，與CMOS邏輯相比，類偽NMOS邏輯節(jié)省了面積，與偽NMOS邏輯相比，類偽NMOS邏輯降低了功耗。更為主要的，類偽NMOS邏輯對基于SET的大規(guī)模集成電路設計是非常適合的。
　　4.設計了基于SETMOS邏輯的可重構反相器/緩沖器單元和可重構類偽NMOS邏輯。我們設計了基于SETMOS邏輯的可重構反相器/緩沖器單元，對該單元進行了模擬并獲得了很好的結果，這是基于

6、SETMOS邏輯進行可重構設計的跨越性的一步，為后續(xù)的可重構設計奠定了堅實的基礎。根據(jù)可重構反相器/緩沖器單元，我們提出了更為一般的基于SETMOS混合結構的可重構邏輯，同時結合第四章中提出的類偽NMOS邏輯，我們將基于SETMOS混合結構的可重構邏輯命名為可重構類偽NMOS邏輯，通過對可重構類偽NMOS邏輯中3輸入代表性電路、多級電路、多扇出電路的設計和模擬，分別研究了其面積、功耗、延遲、電壓擺幅和驅動能力等多項性能指標，并與傳統(tǒng)的C

7、MOS邏輯進行比較。明顯地，這種可重構邏輯能擴展到任意的n輸入的情形。在n輸入可重構類偽NMOS邏輯電路中，通過電路的可重構性和不同的配置，僅僅使用1個PMOS管、1個NMOS管和n個SET最多能實現(xiàn)2n種邏輯功能，這能大大減少面積和功耗。
　　5.設計了可重構單SET多輸入邏輯。我們從機理上對可重構類偽NMOS邏輯進行研究?；谠摍C理，我們設計了基于SETMOS混合結構的另一種可重構邏輯：可重構單SET多輸入邏輯，該種該類SET