高速互連設(shè)計(jì)中的信號完整性分析.pdf

1、隨著高速數(shù)字電路和高集成度芯片技術(shù)的飛快發(fā)展，導(dǎo)致電路中的信號完整性問題日益突出，這些問題給系統(tǒng)硬件設(shè)計(jì)帶來了更大的挑戰(zhàn)。高速互連系統(tǒng)的設(shè)計(jì)必然要面對反射、串?dāng)_、誤觸發(fā)、阻尼振蕩以及互連延遲引起的時序等信號完整性（Signal Integrity，簡稱SI）問題。因此在高速互連系統(tǒng)設(shè)計(jì)中能否處理好系統(tǒng)的信號互連，解決信號完整性問題，是系統(tǒng)設(shè)計(jì)成功的關(guān)鍵。從而使得對高速互連結(jié)構(gòu)進(jìn)行快速、準(zhǔn)確、有效的建模和仿真分析變得極為重要。 本

2、文主要對高速互連設(shè)計(jì)中的信號完整性問題作了理論研究與實(shí)際的仿真分析。首先在闡述傳輸線理論的基礎(chǔ)上，詳細(xì)分析了反射和串?dāng)_形成的機(jī)理，同時也通過仿真，分析互連參數(shù)變化對串?dāng)_的影響，總結(jié)出減小串?dāng)_的措施。其次對差分互連線的傳輸特性進(jìn)行詳細(xì)的理論分析，并對其信號完整性性能進(jìn)行了仿真分析。然后結(jié)合三維全波電磁仿真軟件及高頻電路仿真軟件分別在頻域和時域上對高速互連設(shè)計(jì)中單端及差分不連續(xù)的情況，如走線拐彎、過孔及不完整地平面的信號完整性性能進(jìn)行了詳細(xì)