基于基地址寄存器映射的數(shù)據(jù)高速緩存設計研究.pdf

1、高速緩存作為內(nèi)存與處理器之間的橋梁，其性能與功耗問題日益受到關注。本文圍繞高速緩存的低功耗技術，研究了存儲器訪問特性和零級數(shù)據(jù)高速緩存相關技術，為本文設計提供理論依據(jù)。本文的主要內(nèi)容及創(chuàng)新點包括：
　　 1.提出一種適用于嵌入式處理器的基于基地址寄存器映射的數(shù)據(jù)緩存訪問方法。該方法的核心思想是在加載指令執(zhí)行過程中動態(tài)構建基地址寄存器與目標數(shù)據(jù)的局部性訪問歷史，并通過設計基地址寄存器跟蹤緩存器在指令譯碼后直接獲得目標數(shù)據(jù)，從而加速

2、加載指令的數(shù)據(jù)獲取過程，減少地址計算和對高速緩存的訪問。測試基準的運行結果顯示，基于本方法的處理器性能提高平均約3.7％，數(shù)據(jù)高速緩存功耗降低平均約16.6％。
　　 2.提出一種既能降低高速緩存訪問功耗，又能提升處理器性能的零級數(shù)據(jù)高速緩存結構。該結構基于基地址寄存器映射，利用索引跟蹤技術，通過在譯碼級加入索引跟蹤器，在裝載/存儲單元加入地址檢查表，來達到減少裝載指令訪問延時與降低訪問功耗的目的。測試基準的運行結果顯示，基于基