高能效混合浮點FFT硬件加速器架構與VLSI實現研究.pdf

1、快速傅里葉變換(FFT)是數字信號處理中最常用的算法之一。它始終是數字信號處理領域的研究熱點。如今，FFT是很多新興應用中的關鍵處理模塊，如基于正交頻分復用(OFDM)的手持移動通信系統(tǒng)和生物醫(yī)療電子信號處理平臺。這些應用有一個顯著的共同點，那就是它們要求整個系統(tǒng)的功耗極低，以延長產品的使用周期。同時，它們也要求系統(tǒng)具備良好的適應性，在面對不同信號輸入時，都能給出理想的處理結果。因此，FFT硬件加速器必需在保證一定量化信噪比(SQNR)

2、輸出的前提下做到高能效、低成本和高靈活性的實現。
　　針對上述要求，本文從算法和電路層面優(yōu)化設計實現FFT硬件加速器。在算法方面，本文總結了FFT硬件實現中常用的數據表示格式，包括定點格式、浮點格式和基于定點縮放的方法。在這些格式的基礎上，本文提出了動態(tài)偏置調節(jié)的混合浮點方法。該方法采用浮點格式的指數域和定點格式的小數域，并使復數的實部和虛部共享一個指數域。這樣可以在保證數據精度的前提下，減少硬件實現的成本和功耗。此外，動態(tài)偏置調

3、節(jié)的方法可以根據輸入信號的不同在運算過程中動態(tài)調整數據表示范圍，從而提高整體SQNR。這種機制保證了FFT硬件加速器的靈活性和高精度輸出。因此，采用動態(tài)偏置調節(jié)的混合浮點方法的FFT硬件加速器能夠以較小數據位寬獲得較高SQNR，從而達到降低功耗和成本的目標。
　　在電路層面，本文實現的FFT硬件加速器采用單存儲器架構以降低硬件的開銷。在數據通路的實現中，本文采用多種方法來降低功耗和提高SQNR。第一，本文分析并減少蝶形運算中所需的

4、浮點歸一化操作，由原來的15個操作降低到4個操作。第二，本文分析并縮短蝶形運算中所需的數據處理位寬，在小數位寬為9時，可以使中間處理位寬節(jié)省多達6比特。第三，本文采用Trounding的數據舍去策略，盡可能地降低量化誤差而不增加過多的硬件開銷。此外，本文最后著眼于基于低電壓存儲器的FFT硬件加速器設計。首先概述存儲器故障的種類和產生原因。然后描述了一定電壓下存儲器故障率的分析仿真方法。之后，給出具體故障率與電壓和電路頻率之間的關系。并根