無線數字通信用頻率合成器的關鍵技術研究.pdf

1、在通信領域中，頻率合成器起著越來越重要的角色，它可以為不同標準的無線收發(fā)機提供可編程低噪聲的穩(wěn)定本振信號，其性能可決定整個無線收發(fā)系統(tǒng)的性能。本論文即是對應用于無線數字通信領域的鎖相環(huán)式頻率合成器系統(tǒng)級以及內部相關關鍵技術的研究。
　　 本論文內容主要包括以下三大部分:①介紹了應用于ADS設計軟件的鎖相環(huán)式頻率合成器的系統(tǒng)級設計方法;②研究了應用于DAB系統(tǒng)的雙模預分頻器的設計方法，并給出了流片測試結果;③給出了應用于DAB系統(tǒng)

2、的LCVCO的設計方法。
　　 在頻率合成器系統(tǒng)級研究中，本論文結合相關文獻，總結出了一套基于ADS-PLLDesignGuide軟件的可適用于鎖相環(huán)式頻率合成器的系統(tǒng)級設計方法。在所要求的L波段頻率范圍內(2904～2984MHz)，該設計方法可以快速有效的實現頻率合成器的鎖定設計，仿真結果顯示，對于整個所需頻率范圍內，采用優(yōu)化后的二階環(huán)路無源濾波器，環(huán)路均能鎖定頻率輸出，鎖定時間小于250μs。在該部分最后列出了根據系統(tǒng)級仿

3、真給出的模塊設計指標。
　　 在雙模預分頻器設計模塊，本論文設計了兩種分別應用于DABL波段和Ⅲ波段的雙模分頻器，設計采用SMIC180nm工藝。在Cadence開發(fā)平臺下，完成了電路原理圖設計、版圖設計以及前、后仿真，并最終付諸流片。測試結果顯示，在1.8V電源電壓下，32/33雙模分頻器可準確工作于0.3～3.3GHz頻率范圍，核心電路工作電流為2.5mA，其相位噪聲為:-120.27dBc/Hz@100kHz和-130.4

4、0dBc/Hz@1MHz，核心電路芯片面積為82μm×40μm。
　　 在LCVCO設計模塊，本論文設計了一種應用于Ⅲ波段的正交差分輸出壓控振蕩器。VCO采用SMIC180nm工藝進行了設計。電路后仿真結果顯示，核心電路電流為5.2mA，在調諧電壓范圍為0.3～1.5V條件下，輸出振蕩頻率范圍可達到323.2～514.2MHz，完全覆蓋Ⅲ波段所需要的頻率范圍;同時，最差條件下的相位噪聲為-121dBc/Hz@1MHz，滿足設計指