基于IP核測試的測試生成研究與仿真設計.pdf

1、隨著半導體工藝的發(fā)展和設計水平的提高，芯片設計業(yè)進入了系統(tǒng)級芯片時代，大量地運用預先設計好的標準IP模塊來構建SOC芯片的方法逐漸成為系統(tǒng)設計的主流。如此規(guī)模巨大的大規(guī)模集成電路和大規(guī)模的內嵌IP核，使芯片制造故障也會隨之提高，這就對系統(tǒng)芯片測試提出了更高的要求。一方面需要更加精準的時序控制，另一方面還需要花費更長的芯片測試時間，這都會導致測試成本的提高。當前SOC芯片內部大量地采用IP核，由于IP的使用、授權、保護等限制措施也會給測試

2、帶來更多的挑戰(zhàn)，使得SOC中復用IP核的測試成為限制IC設計發(fā)展的瓶頸問題。
　　 本文在深入研究數(shù)字系統(tǒng)測試生成理論及測試數(shù)據壓縮技術的基礎上，以ISCAS85和89系列電路中C6288和S344等為IP核，利用PODEM測試生成算法得到C6288的測試向量；利用Golomb編碼的測試數(shù)據壓縮技術對C6288的測試向量進行壓縮得到壓縮后的測試碼。在此基礎上提出了基于IEEE P1500標準測試殼的設計理論為基礎，實現(xiàn)由IP核的

3、測試信息到SOC測試信息的轉換的“向量映射”算法，進而得到SOC測試的有效測試向量，并以ISCAS89基準電路中的S344電路為例進行了詳細的講述。最后實現(xiàn)了基于FPGA技術的測試平臺及仿真測試模型的設計，通過TAP主控制器的邏輯控制，實現(xiàn)了對C6288測試激勵與響應壓縮數(shù)據的驗證。從仿真和實際測試的結果來看：測試方法正確，測試系統(tǒng)的軟硬件設計達到了預定的設計目標，各項指標基本符合嵌入式核測試復用的各項要求。只要加以改進，就可以達到實用