VLSI的高層次綜合方法研究.pdf

1、芯片設計的高速化和復雜化對VLSI基礎理論和設計方法提出了新的挑戰(zhàn)。以超深亞微米和納米工藝及IP核重用為基礎的系統(tǒng)芯片是VLSI的發(fā)展趨勢。傳統(tǒng)的設計方法已經(jīng)難以應付，出現(xiàn)了許多新的設計技術，如有效的高層次綜合技術、驗證技術及納米工藝帶來的一系列關鍵技術等。高層次綜合是連接系統(tǒng)行為和結構之間的紐帶，它能夠縮短設計、布局和驗證的時間。高層次綜合階段對電路功耗有巨大的優(yōu)化空間，而物理設計階段的功耗優(yōu)化空間則急劇減少。本文就高層次綜合中的調(diào)度

2、、分配和多電壓低功耗設計等問題展開研究，主要工作如下： 1)提出了基于遺傳算法與螞蟻算法相融合的時間約束和資源約束下的高層次調(diào)度方法。在充分研究遺傳算法和螞蟻算法獨立解決約束條件下的高層次調(diào)度問題的基礎上，提出了遺傳算法的編碼方案、交叉算子、變異算子和評估函數(shù)及螞蟻算法的信息素更新規(guī)則，并討論了兩個算法之間的動態(tài)切換條件。當遺傳算法的子代進化率低于事先設定的最小子代進化率或超過最大迭代次數(shù)時，結束遺傳算法，切換到螞蟻算法，并由遺

3、傳算法得到的優(yōu)化解產(chǎn)生螞蟻算法的初始信息素分布。這樣避免了螞蟻算法在初期由于信息素匱乏而做的大量盲目搜索，提高了算法的效率。實驗結果表明，與遺傳算法和螞蟻算法相比，本文資源約束的調(diào)度方法能明顯減少調(diào)度長度，本文時間約束的調(diào)度方法能明顯減少所用資源總數(shù)目。 2)在充分研究復雜高層次數(shù)據(jù)流特性的基礎上，提出一種適合高層次復雜數(shù)據(jù)流分解和設計空間搜索的多項式新模型K*TDG。首先根據(jù)復雜數(shù)據(jù)流多項式中各參數(shù)之間的關系，對TDG中的邊權

4、值重新進行定義。然后討論了K*TDG模型的兩種基本運算：加法和乘法。K*TDG模型充分利用了TDG模型的思想，克服了TDG模型的缺點。在此基礎上，借助于MapIe中的Simplify函數(shù)和Factor函數(shù)，提出復雜數(shù)據(jù)流分解匹配算法。在此過程中定義關于面積和關鍵路徑時延的代價函數(shù)，使上述過程始終向代價函數(shù)更優(yōu)的方向進行。為了進一步降低算法復雜度，還提出了根據(jù)復雜元件多項式次數(shù)進行分組的策略，使每次搜索時的空間由整個設計空間變成與K*TD

5、G中分支次數(shù)相等的元件組成的局部空間。實驗結果表明，在保持面積和延遲近優(yōu)的前提下，本文方法能明顯縮小設計空間。 3)提出了基于網(wǎng)絡流的多電壓高層次低功耗設計方法。定義了一種新的系統(tǒng)功耗模型，同時考慮了功能單元功耗、互連功耗和電壓轉(zhuǎn)換功耗。首先進行單電壓高層次綜合，然后迭代地對單電壓高層次綜合結果進行局部多電壓調(diào)度和分配調(diào)整。只有當某個操作與其前驅(qū)節(jié)點或后繼節(jié)點有分配到同一電壓簇器件的可能時，才執(zhí)行該調(diào)整。提取每次迭代時需要調(diào)整的