二階全差分ΣΔ微加速度計接口電路設計.pdf

1、ΣΔ調制技術是實現數字傳感器最好的技術，采用該技術實現閉環(huán)反饋的加速度計具有結構簡單、帶寬高的特點，同時可以方便的用CMOS工藝實現。本論文在全面分析各種ΣΔ調制加速度計系統(tǒng)的基礎上，建立了二階閉環(huán)ΣΔ調制加速度計系統(tǒng)的系統(tǒng)模型，設計出了相應的全差分接口電路實現此系統(tǒng)。
　　本文在MATLAB下建立系統(tǒng)模型并驗證其性能，這個二階系統(tǒng)在頻率為500Hz的輸入信號下信噪比可達到84.8dB。在這個系統(tǒng)中，接口電路需實現電容到電壓的轉換

2、，信號放大及相位補償。同時，本文對影響ΣΔ調制系統(tǒng)的非理想因素進行了分析，重點分析了時鐘抖動、開關非線性、/KT C噪聲、極板運動這四個非理想因素對系統(tǒng)的影響，建立了二階閉環(huán)ΣΔ系統(tǒng)的非理想模型并通過仿真分析了各非理想模塊的性能指標。仔細分析了時鐘非線性的標準差、采樣電容、極板的彈性系數的變化對系統(tǒng)的影響。此外，本文還討論了其他非理想因素對系統(tǒng)的影響。
　　全差分接口電路的設計主要包括全橋平衡模塊、電荷放大器模塊、采樣保持模塊、電

3、容補償模塊、高速比較器和數字時序模塊等。采用低噪聲電荷積分器完成電容電壓轉換，引入相關雙采樣降低電路的低頻噪聲、補償運放失調和有限增益影響，利用前置補償器提高系統(tǒng)穩(wěn)定性。本文分析了系統(tǒng)中的機械噪聲和電路噪聲對系統(tǒng)性能的影響。重點分析了電路噪聲中的前級運放噪聲、連線寄生電阻噪聲和參考電壓源噪聲。最后在Hspice下對整體電路進行了仿真，仿真結果表明系統(tǒng)的噪聲密度約為10μg/ Hz，系統(tǒng)靈敏度約為0.48v/g。通過仿真證明該電路實現了相