低功耗高性能信號處理器的結(jié)構(gòu)設(shè)計(jì)與實(shí)現(xiàn).pdf

1、信號處理器作為硬件加速信號處理算法的重要實(shí)現(xiàn)，得到越來越廣泛的應(yīng)用。性能的保證需要從指令集定義，結(jié)構(gòu)劃分開始，貫穿于整個處理器的前端設(shè)計(jì)過程，如何在這一個過程中逐步優(yōu)化結(jié)構(gòu)設(shè)計(jì)以加速軟件算法將是本文討論的一個重點(diǎn)。隨著便攜式設(shè)備的廣泛應(yīng)用，在保證處理器性能的同時，實(shí)現(xiàn)低功耗設(shè)計(jì)成為現(xiàn)代信號處理器設(shè)計(jì)中的一個重要問題。降低功耗主要有兩個方面，一個從物理上，一個則是從結(jié)構(gòu)上。而層次越高得到的功耗節(jié)約效果越明顯，因此從結(jié)構(gòu)上考慮低功耗設(shè)計(jì)將是

2、本文的一個重點(diǎn)。由于處理器設(shè)計(jì)復(fù)雜性隨功能的復(fù)雜化而增加，在設(shè)計(jì)過程中合理的進(jìn)行系統(tǒng)建模，構(gòu)架仿真環(huán)境不但能夠加深設(shè)計(jì)人員對系統(tǒng)的了解，較早得到系統(tǒng)的相關(guān)性能數(shù)據(jù)，而且能夠加速后續(xù)邏輯設(shè)計(jì)開發(fā)，降低錯誤發(fā)生概率。同時隨著深亞微米技術(shù)的發(fā)展，前端設(shè)計(jì)與物理設(shè)計(jì)之間存在互相制約的性質(zhì)，如何在結(jié)構(gòu)設(shè)計(jì)過程中就考慮到物理設(shè)計(jì)問題，也是設(shè)計(jì)實(shí)現(xiàn)過程中的重要方面。本文從軟硬協(xié)同設(shè)計(jì)以及邏輯物理協(xié)同設(shè)計(jì)方面提出一些設(shè)計(jì)的基本原則以及方法。本文的內(nèi)容被