虛擬機的軟硬件協同設計方法研究.pdf

1、指令集體系結構是軟硬件之間的接口，這個接口使軟件依賴于底層的硬件實現，這種依賴使軟件不能在異構平臺上遷移，不能一次編譯、到處運行，影響了軟件的互操作性和移植性，也使硬件設計者不能輕易改變軟硬件的接口-ISA，影響了體系結構的創(chuàng)新。 本文使用軟硬件協同設計的虛擬機來減輕軟硬件接口的相關性，基于二進制翻譯技術，可以實現一個異構平臺的虛擬機，即在源平臺上構造一個能夠模擬目標硬件平臺的仿真器。目前，動態(tài)二進制翻譯技術已從解決不同系統兼容

2、問題的補充技術，轉變?yōu)樾孪到y設計的核心技術。但從易調試性和靈活性方面考慮，大多數動態(tài)二進制翻譯系統仍然是基于軟件實現的。基于自主開發(fā)的進程級虛擬機CrossBit，采用軟硬件協同設計方法，使二進制翻譯系統達到更好的性能、復雜性、透明性的均衡。分析了動態(tài)二進制翻譯的結構和性能瓶頸，并建立了性能的數學表示模型。根據量化分析，提出了軟硬件劃分，用硬件加快二進制翻譯中的經常性事件，在原有PowerPC處理器上，采用FPGA實現了虛擬機協處理器，

3、使單個處理器支持多指令集。同時，通過軟件和硬件的緊密耦合，有效的解決了新增的硬件和原有處理器間的同步和通信問題，避免了Context Switch的開銷。 本研究表明：①在硬件的支持下，上下文切換得到消除，Tcache查詢時間減少為幾條指令的開銷，翻譯時間大為縮短，對系統的實時性、啟動時間等有重要提高。②Tcache的低Miss率和翻譯單元的空閑可以使協處理器能夠為多個進程或者多個核提供翻譯服務，或者在翻譯單元的空閑狀態(tài)關掉協處