基于FPGA的數(shù)字復(fù)接技術(shù)的研究.pdf

1、隨著現(xiàn)代數(shù)字通信技術(shù)的發(fā)展，對數(shù)據(jù)傳輸速率和帶寬的要求越來越高。為了擴大傳輸容量和提高傳輸效率，在基帶傳輸系統(tǒng)中，經(jīng)常依據(jù)時分復(fù)用原理，通過數(shù)字復(fù)接與分接(統(tǒng)稱為數(shù)字復(fù)接技術(shù))來實現(xiàn)不同速率等級數(shù)據(jù)碼流的合并與分離，以便更合理地利用高容量的信道進行傳輸。數(shù)字復(fù)接技術(shù)被越來越廣泛地應(yīng)用在光纖通信、數(shù)字微波通信及數(shù)字程控交換等技術(shù)領(lǐng)域中。
　　數(shù)字復(fù)接技術(shù)已經(jīng)形成了通用的標(biāo)準和體制，主要是準同步數(shù)字體系(PDH)和同步數(shù)字體系(SDH

2、)。從長遠來看，SDH將會取代PDH。但由于PDH復(fù)接系統(tǒng)信道利用率高，設(shè)備簡單，在一些小規(guī)模、小容量的通信網(wǎng)中，仍具有廣泛的市場和應(yīng)用價值。早期PDH復(fù)接許多部分采用模擬電路，有很大局限性。因此研究如何用現(xiàn)場可編程門陣列FPGA(Field Programmable Gate Array)實現(xiàn)PDH復(fù)接電路全部數(shù)字化有著重要的意義。
　　本文通過對數(shù)字復(fù)接技術(shù)理論的研究，設(shè)計了一種基于FPGA的同步數(shù)字復(fù)接系統(tǒng)。其主要功能是在復(fù)

3、接端將四個支路的同步數(shù)字信號合為一路合路信號，在分接端將此合路信號恢復(fù)成原來的四路信號，系統(tǒng)功能由FPGA芯片實現(xiàn)。全文具體包括以下主要內(nèi)容：
　　首先，介紹了數(shù)字通信體制、數(shù)字復(fù)接原理以及同步技術(shù)的相關(guān)知識，確立了本系統(tǒng)復(fù)接／分接方案的實現(xiàn)方式。其次，利用FPGA對四路同步數(shù)字復(fù)接系統(tǒng)進行了分析和設(shè)計，主要包括五個模塊：HDB3(High Density Bipolar)編／譯碼、位同步時鐘信號提取、幀同步信號提取、復(fù)接系統(tǒng)和分

4、接系統(tǒng)。文中詳細介紹了各模塊的設(shè)計思路，并對位同步和幀同步電路的主要性能指標(biāo)進行了優(yōu)化。系統(tǒng)的設(shè)計采用原理圖輸入和VHDL硬件描述語言編程結(jié)合的方式實現(xiàn)，并給出了在QuartusⅡ中進行開發(fā)和仿真的結(jié)果。最后，進行了系統(tǒng)調(diào)試，給出了系統(tǒng)的下載和配置過程，對設(shè)計中出現(xiàn)的問題進行了分析。
　　本文所設(shè)計的數(shù)字復(fù)接系統(tǒng)，內(nèi)部集成了許多模塊，主要功能可由單片F(xiàn)PGA芯片實現(xiàn)，并且具有較強的擴展能力和良好的移植性。本文的設(shè)計成果可用于數(shù)字光