高速、低功耗SRAM分析與設計.pdf

1、隨著微電子技術的不斷發(fā)展，存儲器呈現(xiàn)出高集成度、快速、低功耗的發(fā)展趨勢。靜態(tài)隨機讀寫存儲器(SRAM)作為存儲器大家庭中的一員，近年來得到了長足的發(fā)展。它作為半導體存儲器中不可缺少的一類產品，在計算機、通信等高速數(shù)據(jù)交換系統(tǒng)中得到了廣泛的應用。資料顯示，存儲器市場占目前整個半導體市場的35％，而靜態(tài)隨機讀寫存儲器則占各種存儲器總額的15％左右，并且隨著技術的改進和工藝的進步，每年以10％的速度遞增。因此，對靜態(tài)隨機讀寫存儲器的深入研究具

2、有深遠的意義。 靜態(tài)隨機讀寫存儲器的存取速度由地址輸入到數(shù)據(jù)輸出的關鍵路徑決定；關鍵路徑主要包括地址緩沖、譯碼器、存儲單元、靈敏放大器和輸出緩沖電路等。存儲單元是存儲器的核心部分，結構相對固定，其性能往往由當前的工藝水平決定。所以，在靜態(tài)存儲器的設計過程中，更注重的是通過對譯碼器、靈敏放大器等外圍關鍵電路的優(yōu)化設計來提高存儲器的性能。對SRAM的設計一般要在速度、面積、功耗三者之間反復權衡，力求達到一個最佳值。 本文設計

3、了一款256Kb的靜態(tài)隨機讀寫存儲器。首先介紹了該靜態(tài)隨機讀寫存儲器的結構和工作原理，重點放在存儲單元、譯碼器、靈敏放大器、分級位線結構的設計上。通過分析影響存儲器速度和功耗的原因，提出了相應的優(yōu)化措施，以通過對外圍電路結構的改進而改善整個存儲器的性能。最后，在0.25 μ m CMOS標準工藝條件下，系統(tǒng)通過Hspice和Hsim進行模擬。仿真結果顯示：在典型的工作條件下(V<,DD>=2.5v，T=25℃)，數(shù)據(jù)存取時間小于12ns