基于SOPC技術的智能同步開關研究.pdf

1、本文對目前智能同步開關的現狀和國內外發(fā)展趨勢進行了分析，提出并闡述了同步開關智能化的概念，詳盡地分析了智能同步開關的工作原理。針對傳統(tǒng)開關控制裝置操動精度不高而且外圍硬件電路復雜的狀況，提出以Altera公司的FPGA為核心采用SOPC技術和軟硬件協同設計思想的基于Nios Ⅱ軟核處理器的智能同步開關實現方法。 在對智能同步開關系統(tǒng)算法及分合理論詳細分析的基礎上，討論了智能同步開關的關鍵性技術，提出了電壓電流過零檢測差值、開關動

2、作時間補償以及電參數監(jiān)控等算法。在具體的硬件設計中，對智能同步開關的Nios Ⅱ硬件平臺進行了構建，同時完成了智能同步開關外圍硬件電路的設計，其中包括交流信號采集、環(huán)境溫度和操作電壓采集以及外部通訊等硬件電路的設計，并根據系統(tǒng)需要完成了ADC外設IP核、I<'2>C外設IP核和智能同步開關控制外設IP核的設計，同時采用Altera公司的DSPBuilder工具設計了FIR數字濾波模塊，從而大大減少了利用FPGA進行DSP系統(tǒng)設計的復雜性

3、。軟件設計方面首先闡述了NiosⅡIDE工程結構以及硬件抽象層HAL的概念。整個系統(tǒng)軟件設計以嵌入式實時操作系統(tǒng)作為系統(tǒng)軟件平臺，在Nios Ⅱ IDE開發(fā)環(huán)境中完成各個任務模塊的劃分和軟件算法的編寫，最后分析了Nios Ⅱ CPU的中斷處理機制，對軟件程序設計和調試中應該注意的問題進行了詳細地分析和總結。 最后對所設計的智能同步開關定制外設IP核模塊進行了仿真測試。實際結果證明本課題所研究的智能同步開關技術具有良好的實用性和可