車載信息終端核心板硬件設計與實現.pdf

1、車載信息終端是對車輛發(fā)動機數據、車內狀況、車輛地理位置信息進行采集、存儲，并能將這些信息傳輸到后臺管理平臺，且具備良好的人機交互能力與一定娛樂功能的設備。國內外，對車載信息終端都有一定的研究。國外，車載信息終端在適用性方面存在較大問題。國內，除在車輛適用性方面存在問題以外，終端自身的信息處理能力，信息傳輸能力，可擴展性以及功能豐富性都存在嚴重的不足，不能滿足后臺管理平臺和車輛駕駛人員的相關需求。本課題從解決目前國內外車載信息終端所存在的

2、問題出發(fā)，以研究車載信息終端核心板實現的關鍵技術為論文落腳點，按照以下思路來展開:
　　 針對車載信息終端的功能需求，硬件設計上，從高度提升車載信息終端信息的處理、采集、存儲、傳輸、人機交互等能力的角度，來解決國內外車載信息終端功能簡易和車輛適用性問題，進而提出車載信息終端核心板的整體設計方案，以及相關電路具體設計方案。
　　 DDR3信號傳輸鏈路設計是決定核心板能否成功設計的關鍵環(huán)節(jié)之一。本文針對DDR3信號傳輸鏈路中

3、所存在的反射、串擾問題，詳細分析高速數字信號的串擾、反射等信號完整性問題的產生機理，借助Cadence信號完整性仿真工具，利用CPU和DDR3的IBIS模型，通過仿真對比分析，并最終確定出滿足DDR3噪聲容限的驅動器輸出阻抗、傳輸線特征阻抗、PCB介質厚度、傳輸線最小間距等傳輸線鏈路參數的設計值，來解決反射、串擾給系統(tǒng)帶來的噪聲容限降低問題。針對JEDEC所規(guī)定的DDR3時序規(guī)范，詳細分析讀、寫DDR3信號的建立和保持機制，并最終給出D

4、DR3數據信號驅動器緩沖時間、數據信號傳輸時間與DDR3時鐘信號傳輸時間的對應關系，進而指導DDR3傳輸線設計。從而解決DDR3信號傳輸鏈路中的信號完整性和時序問題。
　　 電源完整性問題是影響核心板能否成功設計的又一關鍵因素。本文針對核心板各路電源軌道的紋波要求，從電源分配網絡(PDN)的角度，分析高速數字電路供電系統(tǒng)的所有環(huán)節(jié)，借助Cadence電源完整性設計工具，通過仿真對比分析出，大封裝大電容和小封裝小電容對降低各個頻率

5、段電源阻抗作用，并根據仿真結果，確定出，使得在幾十KHz到幾百MHz的頻率范圍內，電源阻抗都低于由紋波要求所計算出來的各路電源軌道的目標阻抗的電容分配網絡，從而解決核心板的電源完整性問題。
　　 經測試，核心板DDR3部分信號質量無過沖、毛刺等問題，差分信號相位滿足設計要求。電源部分，除DDR供電外，其余各路電源紋波峰峰值Vp-p都在30mv以內，而DDR部分實測的電源紋波峰峰值Vp-p為113mv，滿足芯片手冊所要求的150m