基于雙DSP平臺的飛-推綜合控制優(yōu)化計算機設計.pdf

1、飛/推綜合優(yōu)化控制技術采用優(yōu)化計算機實時接收飛機和發(fā)動機的信息，利用內嵌的優(yōu)化模塊，對發(fā)動機控制指令進行修正，使飛機和發(fā)動機的整體性能達到最優(yōu)。 本文首先在保持原有TMS320VC33 DSP + CPLD硬件框架不變的基礎上，通過加入TL16C554串口擴展芯片和更新CPLD邏輯擴展芯片，對最初的基于TMS320VC33 DSP的優(yōu)化計算機硬件系統(tǒng)進行了擴展改進，并完成了實物在回路仿真驗證。 為了進一步提高飛/推綜

2、合控制優(yōu)化計算機的運算速度和集成度，提出了基于TMS320C6713和TMS320F2812雙DSP平臺的優(yōu)化計算機硬件架構，并對其具體電路進行了詳細設計，研制出了基于雙DSP平臺的優(yōu)化計算機原理樣機。然后研究了基于雙DSP平臺的優(yōu)化計算機的軟件開發(fā)流程，完成了SCI異步串口通訊和HPI主從機接口通訊的測試程序設計和硬件測試。測試結果表明采用雙DSP架構可以顯著提高優(yōu)化計算機的運算速度和運行穩(wěn)定性，也驗證了該優(yōu)化計算機設計方案是可行的。