高速CIS時鐘發(fā)生電路及驅動電路設計.pdf

1、高速監(jiān)控是圖像傳感器的重要應用領域，它要求傳感器具有高速全并行曝光的性能。傳統(tǒng)的四管像素雖然可以通過相關雙采樣降低噪聲，但是無法實現高速全并行曝光，不適用于高速監(jiān)控。本文研究了可實現高速全并行曝光的五管像素結構，此結構可根據工作環(huán)境選擇高速和低噪聲的工作模式下，分別滿足低噪聲和高速的應用要求。
　　 CMOS圖像傳感器系統(tǒng)是一個多時鐘域的系統(tǒng)，需要不同頻率的時鐘信號驅動電路工作。本文采用自頂向下的設計方法，設計了用于實現時鐘倍頻

2、，具有較寬輸出頻率范圍、低噪聲、可集成的標準CMOS工藝鎖相環(huán)系統(tǒng)。為CMOS圖像傳感器系統(tǒng)提供多頻率時鐘信號，滿足系統(tǒng)的工作要求。
　　 隨著工藝尺寸的縮小，電源電壓的降低，像素復位過程中電壓損失越來越顯著。暗光條件下復位時間過長，非完全復位會產生圖像拖影問題，使圖像信息產生失真。本文針對上述問題設計了一種用于改善CMOS圖像傳感器像素復位特性的電荷泵電路。采用開關電容電荷泵結構提高像素復位電壓；在較高柵壓下復位管處于線性區(qū)工