基于SAT的高速互連通路串擾時延故障的ATPG算法研究.pdf

1、隨著高速電路中互連線設計尺寸和距離的不斷減小，以及芯片的工作速率不斷增加，由相鄰互連線產生的串擾噪聲和時延將會大大影響系統(tǒng)的性能，所以串擾噪聲和時延已成為決定互連電路可靠性的關鍵因素。本文結合高速電路互連線特性，建立簡單有效的串擾時延故障模型，對互連串擾噪聲和時延相關問題進行了深入研究。近年來，由于布爾可滿足性（Satisfiability， SAT）求解技術的廣泛發(fā)展和應用，將其用于ATPG測試矢量的求解也應運而生，同時高效SAT求解

2、器(SAT-solver)的出現(xiàn)，使得大規(guī)模SAT的求解成為可能。鑒于此，本文提出了一種通過用Verilog語言進行電路描述、解析，構造串擾時延故障模型，并將抽象門級數字電路轉換成合取范式（ Conjunctive NormalForm， CNF）形式，將ATPG問題轉化為SAT問題，并最終輸入到SAT求解器中進行求解，并同時闡述了整個系統(tǒng)的實現(xiàn)。
　　在此背景下，本文主要對以下幾個方面進行了研究。
　?。ㄒ唬┰谛盘柾暾岳?/p>

3、論的基礎上，深入理解串擾概念，分析和研究串擾形成原因、機制，說明串擾的危害，以及研究串擾的重要性，并總結了串擾的一些抑制方法。
　?。ǘ┭芯苛颂兺窌r延故障模型，并在此模型的基礎上提出了一種新的故障模型--串擾通路時延故障模型。本文對跳變通路時延故障模型進行了詳細分析和研究，同時引入串擾機制，形成串擾時延故障模型，主要研究通路子路徑上串擾所產生的時延故障。
　?。ㄈ┰诖當_時延故障模型下，提出了一種基于布爾可滿足性的測試